(54) LEAD FRAME FOR SEMICONDUCTOR INTEGRATED CIRCUIT

(43) 18.7.1991 (19) JP (11) 3-166756 (A)


(21) Appl. No. 64-307204 (22) 27.11.1989


(71) SEIKO EPSON CORP (72) SUMIO MIZOBE

(51) Int. Cl⁵. H01L23/50

PURPOSE: To reduce the number of pins used for a high drive output terminal to accommodate them in a package smaller than normal one by providing bonding regions for an integrated circuit board potential and a potential different from an integrated circuit board potential between a semiconductor integrated circuit and an inner lead pin.

CONSTITUTION: A lead frame is separated at its die pad into three regions of land 303, 306 for a high power driver and a land 304 for a ground. In a bonding diagram of an integrated circuit 401 when the frame is used, pads 402, 403 for a high power driver are bonded to the lands 404, 405 for a high power driver. Accordingly, even if the high power driver is realized, it can be coped with one inner lead pin 408. Thus, the number of outer terminals of a package is reduced, and accommodated in a package smaller than normal





⑲ 日本国特許庁(JP)

⑩ 特 許 出 願 公 開

⑫ 公 開 特 許 公 報(A) 平3-166756

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)7月18日

H 01 L 23/50

9054-5F 9054-5F

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称

半導体集積回路用リードフレーム

願 平1-307204 ②特

願 平1(1989)11月27日

⑩発 明 者

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式 澄

会社内

セイコーエプソン株式 ①出 願人

東京都新宿区西新宿2丁目4番1号

会社

個代 理 人 弁理士 鈴木 喜三郎 外1名

1. 発明の名称

半導体集積回路用リードフレーム

2. 特許請求の範囲

半導体集積回路とインナーリードピン間に少な くとも一つ以上、集積回路基板電位、及び集積回 路電源電位と異なる電位用のポンディング領域を 有することを特徴とする半導体集積回路用リード フレーム.

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体集積回路を封入するプラスチ ックパッケージ用リードフレームに係わり、より 詳しくはリードフレームの構造に関する。

〔従来の技術〕

集積回路上の全パッドからアウクーリードピン に信号、及び電源層を出力する場合、アウターリ ードピンはパッド数と同数、或はそれ以上のピン 数が必要であった。

第1図は従来のQFPのリードフレーム図であ り、ダイバッド101は単一電源層になってい る。第2図は当該リードフレームを使用した時の ポンディング図であり、ダイバッド201に集積 回路204をダイポンドし、更に集積回路204 上のパッド205からインナーリードピン202 にワイヤーポンディングした様子を示している。 以上より明らかで有るが、従来の方法では、集積 回路204上のパッド205とインナーリードビ ン202が必ず対になっており、インナーリード ピン202の本数は集積回路204上のパッド総 数と同数、或はそれ以上必要であった。

[発明が解決しようとする課題]

集積回路が高速化、大規模化され、あらゆる電 子機器に組込まれ、ほとんどの論理機能が同一集 積回路内に収容出来るようになった現在、従来ア プリケーションに応じて、駆動能力を切り替える 為、別集積回路で対応していた発光ダイオード、

特閒平3-166756(2)

モーター駆動用等の高駆動ドライバー用集積回路 を、同一集積回路内に収容したいというニーズが クローズアップしてきた。一方半導体製造メーカ ーは、集積回路上の面積の制約から此種の多岐に 渡るニーズを全て受け入れる事は不可能な為、最 大公約数的な駆動能力を有する出力セルを用意 し、当該出力セルでは達成出来ないアプリケーシ ョンに関しては、ユーザーサイドでは従来通 り、ドライバー用集積回路を外付けするか、半導 体メーカー側で準備した標準出力セルを複数個使 用し、実質ピン数を犠牲にして、当該出力セルの 各々の出力ピンをパッケージ外部端子として取り 出し、集積回路外部で接続するしか方法が無かっ た。一方JDEC(日本電子機械工業会)規格の QFP (Quad Flat Package) の場合ピン数が、 84、100、132、164、196ピンにな っている為、85ピン必要であれば100QFP を、或は101ピン必要であれば132ピンQF Pを使わざるを得ないという問題点が有った。本 発明は、集積回路の特性を維持しつつ、高駆動出 力増子用に、使用されるピン数を極力減らし一回 り小さいパッケージに収容可能ならしめることを 目的としている。

[課題を解決するための手段]

リードフレームのダイバッド部に、エッチング 技術を用いて集積回路の接地及び電源とは電気的 に分離された領域を作り、集積回路上の複数個の 同一電位を有する出力セルのポンディングバッド から、当該分離領域にポンディングし、且つ当該 分離領域から少なくとも一本のインナーリードピ ンペポンディングする事により、高駆動出力端子 用として出力される外部端子数を減らす。

〔実施例〕

以下図面に従って本発明の実施例を説明する。第3図は本発明によるリードフレーム図であり、ダイパッド部が高駆動ドライバー用ランド304の三つの領域に分離されている。第4図は本発明によるリードフレームを使用した時の集積回路401のポンディング図であり、高駆動ドライバー用パッド40

[発明の効果]

本発明により、リードフレームのダイバット部を集積回路接地部、及び複数個の電気的に絶縁された領域に分割し、当該絶縁領域に集積回路上の同一電位出力セルの複数のバッドからポンディングし、更に当該絶縁領域から一本のインナーリードピンへポンディングする事により、バッケージ

外部端子数を減らし、集積回路を一回りピン数の少ないパッケージに収容でき、電子機器の小型化及びパッケージのコストダウンに莫大な貢献が期待出来る。

4. 図面の簡単な説明

第1図は従来のQFPのリードフレーム図である。

第 2 図は従来のリードフレームを使用した時の ポンディング図である。

第3図は本発明によるリードフレーム図であ み

第4図は本発明によるリードフレームを使用したポンディング図である。

101 . . . 9 1 1 2 1 7 7 1

102 · · · インナーリードピン

103・・・タブ吊りリード

201・・・ダイパット

202 · · · インナーリードピン

特開平3-166756 (3)

203・・・タブ吊りリード

204 · · · 集積回路

206・・・ポンディングワイヤー

301・・・インナーリードピン

302・・・タブ吊りリード

303・・・高駆動ドライバー用ランド

304・・・接地用ランド

305 · · · 絶綠領域

306・・・別の高駆動ドライバー用ランド

4 0 1 · · · 集積回路

402・・・高駆動ドライバー用パッド

403・・・別の高駆動ドライバー用パッド

404・・・高駆動ドライバー用ランド

405・・・別の高駆動ドライバー用ランド

406・・・ポンディング線

407・・・ポンディング線

408・・・インナーリードピン

409・・・別のインナーリードピン

